VHDL... Verilog....

Dua-duanya adalah bahasa pemrograman yang digunakan untuk membuat rangkaian digital pada programmable chip FPGA. Dijelasin sekarang juga kayaknya udah agak telat, sebab sotsuken yang sedang dikerjain ini hampir menemui titik penghabisan. sebenarnya batas akhir pengumpulan skripsi tanggal 7 februari, dan happyoukainya tanggal 12 februari. tapi, sampai detik ini belum ada tanda-tanda yang meyakinkan whether mo beres apa gak. belum lagi nulis skripsinya...
masya Alloh, udah kepepet banget ternyata kalo direnungi lagi yah. tapi apa boleh buat, yang bisa dilakuin cuma berusaha sekuat tenaga untuk melakukan yang terbaik yang masih bisa dilakuin, plus doa mohon agar Alloh meringankan segala beban yang sedang aku hadapi, memudahkan segala perkara yang aku jalani, dan melancarkan setiap urusan yang harus aku lakuin. amiin.